7月25日，存储技术巨头铠侠正式宣布完成新一代512Gb TLC闪存芯片的样品开发。该产品采用第九代BiCS FLASH 3D闪存技术核心架构，计划于2025财年（即2026年3月前）实现全面量产。
双轨战略驱动技术创新
本次推出的BiCS9 TLC芯片是铠侠"双轨制NAND制程"战略的核心成果。通过引入突破性的CBA（CMOS Bonded Array）技术，该方案成功实现存储单元阵列与外围电路的制造分离。战略路径显示：BiCS8之后将通过BiCS10探索更高堆叠层数，而BiCS9则基于成熟阵列结构搭配先进外围芯片，在成本效益方面建立显著优势。
架构设计深度优化
据悉，BiCS9系列采用的存储阵列基于112层BiCS5或218层BiCS8技术基础。此次发布的512Gb TLC芯片采用120层BiCS5变体方案，结合创新外围电路实现3.6Gbps高速I/O接口（实验室环境演示速率可达4.8Gbps）。
性能突破性升级
与采用162层BiCS6技术的同容量产品对比测试显示：
· 读取性能显著提升12%
· 写入性能飞跃式增强61%
· 读取能效优化27%
· 写入能效改进36%
通过平面缩放技术更实现8%位密度提升，在空间利用效率上取得重要突破。
目标应用场景明确
铠侠强调该芯片专为中低容量存储场景设计，重点满足高性能与高能效的复合需求。产品将率先应用于企业级固态硬盘解决方案，为数据中心、云计算等基础设施提供更优存储支持。
相关资讯
